在傳統(tǒng)與現(xiàn)代電子系統(tǒng)設(shè)計中有如下幾中常用的設(shè)計方法：
自底向上設(shè)計方法：傳統(tǒng)的系統(tǒng)設(shè)計采用自底向上的設(shè)計方法。這種設(shè)計方法采用“分而治之”的思想，在系統(tǒng)功能劃分完成后，利用所選擇的元器件進行邏輯電路設(shè)計，完成系統(tǒng)各獨立功能模塊設(shè)計，然后將各功能模塊按搭積木的方式連接起來構(gòu)成更大的功能模塊，直到構(gòu)成整個系統(tǒng)，完成系統(tǒng)的硬件設(shè)計。這個過程從系統(tǒng)的最底層開始設(shè)計，直至完成頂層設(shè)計，因此將這種設(shè)計方法稱為自底向上的設(shè)計方法。用自底向上設(shè)計方法進行系統(tǒng)設(shè)計時，整個系統(tǒng)的功能驗證要在所有底層模塊設(shè)計完成之后才能進行，一旦不滿足設(shè)計要求，所有底層模塊可能需要重新設(shè)計，延長了設(shè)計時間。
自頂向下設(shè)計方法：目前vlsi系統(tǒng)設(shè)計中主要采用的方法是自頂向下設(shè)計方法，這種設(shè)計方法的主要特征是采用綜合技術(shù)和硬件描述語言，讓設(shè)計人員用正向的思維方式重點考慮求解的目標問題。這種采用概念和規(guī)則驅(qū)動的設(shè)計思想從高層次的系統(tǒng)級入手，從最抽象的行為描述開始把設(shè)計的主要精力放在系統(tǒng)的構(gòu)成、功能、驗證直至底層的設(shè)計上，從而實現(xiàn)設(shè)計、測試、工藝的一體化。當前eda工具及算法把邏輯綜合和物理設(shè)計過程結(jié)合起來的方式，有高層工具的前向預測(lookahead)能力，較好地支持了自頂向下設(shè)計方法在電子系統(tǒng)設(shè)計中的應(yīng)用。
層次式設(shè)計方法：它的基本策略是將一個復雜系統(tǒng)按功能分解成可以獨立設(shè)計的子系統(tǒng)，子系統(tǒng)設(shè)計完成后，將各子系統(tǒng)拼接在一起完成整個系統(tǒng)的設(shè)計。一個復雜的系統(tǒng)分解成子系統(tǒng)進行設(shè)計可大大降低設(shè)計復雜度。由于各子系統(tǒng)可以單獨設(shè)計，因此具有局部性，即各子系統(tǒng)的設(shè)計與修改只影響子系統(tǒng)本身，而不會影響其它子系統(tǒng)。
利用層次性，將一個系統(tǒng)劃分成若干子系統(tǒng)，然后子系統(tǒng)可以再分解成更小的子系統(tǒng)，重復這一過程，直至子系統(tǒng)的復雜性達到了在細節(jié)上可以理解的適當?shù)某潭取?br>模塊化是實現(xiàn)層次式設(shè)計方法的重要技術(shù)途徑，模塊化是將一個系統(tǒng)劃分成一系列的子模塊，對這些子模塊的功能和物理界面明確地加以定義，模塊化可以幫助設(shè)計人員闡明或明確解決問題的方法，還可以在模塊建立時檢查其屬性的正確性，因而使系統(tǒng)設(shè)計更加簡單明了。將一個系統(tǒng)的設(shè)計劃分成一系列已定義的模塊還有助于進行集體間共同設(shè)計，使設(shè)計工作能夠并行開展，縮短設(shè)計時間。
嵌入式設(shè)計方法：現(xiàn)代電子系統(tǒng)的規(guī)模越來越復雜，而產(chǎn)品的上市時間(time to market)卻要求越來越短，即使采用自頂向下設(shè)計方法和更好的計算機輔助設(shè)計技術(shù)，對于一個百萬門級規(guī)模的應(yīng)用電子系統(tǒng)，完全從零開始自主設(shè)計是難以滿足上市時間要求的。嵌入式設(shè)計方法在這種背景下應(yīng)運而生。嵌入式設(shè)計方法除繼續(xù)采用自頂向下設(shè)計方法和計算機綜合技術(shù)外，它的最主要的特點是大量知識產(chǎn)權(quán)(intellectual property-ip)模塊的復用，這種ｉｐ模塊可以是ram、cpu、及數(shù)字信號處理器等。在系統(tǒng)設(shè)計中引入ip模塊，使得設(shè)計者可以只設(shè)計實現(xiàn)系統(tǒng)其它功能的部分以及與ip模塊的互連部分，從而簡化設(shè)計，縮短設(shè)計時間。
一個復雜的系統(tǒng)通常既包含有硬件，又有軟件，因此需要考慮哪些功能用硬件實現(xiàn)，哪些功能用軟件實現(xiàn)，這就是硬件/軟件協(xié)同設(shè)計的問題。硬件/軟件協(xié)同設(shè)計要求硬件和軟件同時進行設(shè)計，并在設(shè)計的各個階段進行模擬驗證，減少設(shè)計的反復，縮短設(shè)計時間。硬件/軟件協(xié)同是將一個嵌入式系統(tǒng)描述劃分為硬件和軟件模塊以滿足系統(tǒng)的功耗、面積和速度等約束的過程。
嵌入式系統(tǒng)的規(guī)模和復雜度逐漸增長,其發(fā)展的另一趨勢是系統(tǒng)中軟件實現(xiàn)功能增加，并用軟件區(qū)分不同的產(chǎn)品，增加靈活性、快速響應(yīng)標準的改變，降低升級費用和縮短產(chǎn)品上市時間。
基于ip的系統(tǒng)芯片(s0c)的設(shè)計：為了解決當前集成電路的設(shè)計能力落后于加工技術(shù)的發(fā)展與集成電路行業(yè)的產(chǎn)品更新?lián)Q代周期短等問題，基于ip的集成電路設(shè)計方法應(yīng)運而生。ip的基本定義是知識產(chǎn)權(quán)模塊。對于集成電路設(shè)計師來說，ip則是可以完成特定電路功能的模塊，在設(shè)計電路時可以將ip看作黑匣子，只需保證ip模塊與外部電路的接口，無需關(guān)心其內(nèi)部操作。這樣在設(shè)計芯片時所處理的是一個個的模塊。而不是單個的門電路，可以大幅度地降低電路設(shè)計的工作量，加快芯片的設(shè)計流程。利用ip還可以使設(shè)計師不必了解設(shè)計芯片所需要的所有技術(shù)，降低了芯片設(shè)計的技術(shù)難度。利用ip進行設(shè)計的另一好處是消除了不必要的重復勞動。ip與工業(yè)產(chǎn)品不同，復制ip是不需要花費任何代價的，一旦完成了ip的設(shè)計，使用的次數(shù)越多，則分攤到每個芯片的韌始投資越少，芯片的設(shè)計費用也因此會降低。
soc(system on a chip)系統(tǒng)芯片有各種不同的定義方式。具體到芯片功能來說，soc芯片意味著在單個芯片上，完成以前需要一個或多個印刷線路板才能夠完成的電路功能。soc芯片意味著在單芯片上集成一個完整的數(shù)據(jù)處理系統(tǒng)，其結(jié)構(gòu)是比較復雜的。soc芯片的運行需要強大的軟件支持，而且芯片的功能會隨支持軟件的不同而變化，因此在設(shè)計芯片的同時需要進行軟件編制工作，并非以往單純的電路設(shè)計。這一特點在增強芯片功能及適用范圍的同時增加了芯片的設(shè)計與驗證難度，在芯片設(shè)計的初期需要仔細地進行功能劃分，確定芯片的運算結(jié)構(gòu)，并評估系統(tǒng)的性能與代價。soc芯片的出現(xiàn)在芯片的優(yōu)化設(shè)計方面也提出了很大的挑戰(zhàn)。芯片的設(shè)計需要系統(tǒng)設(shè)計人員與軟件設(shè)計人員的深入?yún)⑴c，在soc芯片的設(shè)計流程中，一般都結(jié)合了從頂向下和從底向上設(shè)計的特點，與傳統(tǒng)的芯片設(shè)計相比soc芯片設(shè)計有以下幾項主要特點：
① 芯片的軟件設(shè)計與硬件設(shè)計同步進行；
② 各模塊的綜合與驗證同步進行；
③ 在綜合階段考慮芯片的布局布線；
④ 只在沒有可利用的硬模塊或軟宏模塊的情況下重新設(shè)計模塊。
電路設(shè)計中的成本控制方法：優(yōu)秀的電路實現(xiàn)方案應(yīng)該是簡潔、可靠的。要以最少的社會勞動消耗獲得最大的勞動成果。這里所說的社會勞動，包括在產(chǎn)品設(shè)計、產(chǎn)品生產(chǎn)、產(chǎn)品維護以及元器件的生產(chǎn)中所付出的勞動。為了控制產(chǎn)品成本，常常采用目標價格反算法，也就是先根據(jù)市場調(diào)查對相應(yīng)的技術(shù)指標制定目標價格，然后在設(shè)計實施中找出影響產(chǎn)品經(jīng)濟指標的關(guān)鍵因素，并采取針對性較強的措施。